

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 08204919
PUBLICATION DATE : 09-08-96


APPLICATION DATE : 25-01-95
APPLICATION NUMBER : 07009772

APPLICANT : CANON INC;

INVENTOR : OHASHI KAZUHITO;

INT.CL. : H04N 1/19 H04N 1/04

TITLE : IMAGE SENSOR DRIVING CIRCUIT



ABSTRACT : **PURPOSE:** To enable high-quality image reading without charge shift or color mixing by selecting a pulse A or C generated with the different frequencies of pulse generating circuits A and C as a reference while using a switching means, and supplying it to an image sensor.

CONSTITUTION: A pulse generating circuit 110 to be operated at a frequency f_1 generates the pulse A for driving the CCD transfer part of a CCD image sensor 101, synchronizing signal Sync and video clock Vck. A pulse generating circuit 112 to be operated at a frequency f_2 generates the pulse C for charge shift from the light receiving part of the sensor 101 to the CCD transfer part. The generation of the pulse A is started from the signal Sync generating position and when the CCD transfer reading of prescribed picture elements is finished, the circuit 110 outputs a pulse B. The circuit 112 receives the pulse B and outputs the pulse C and corresponding to a pulse D of the circuit 110, a switch 109 selects the pulse A or C. Thus, high-quality image reading is enabled by preventing remain of charge shift or color mixing from being generated.

COPYRIGHT: (C)1996,JPO

(11)特許出願公開番号

特開平8-204919

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl.⁶

識別記号

庁内整理番号

F I

技術表示箇所

H O 4 N 1/19
1/04

H04N 1/04

1 0 3 E
D

審査請求 未請求 請求項の数7 O L (全 6 頁)

(21)出願番号 特願平7-9772

(22)出願日 平成7年(1995)1月25日

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 大橋 一仁

東京都大田区下丸子3丁目30番2号キヤノン株式会社内


(74)代理人 弁理士 丸島 儀一

(54) 【発明の名称】 イメージセンサ駆動回路

(57) 【要約】

【目的】 電荷シフトや混色のない高画質な読み取りのできるイメージセンサ駆動回路を提供する。

【構成】 第1のパルス発生回路110において発生するパルスAと第2のパルス発生回路112において発生するパルスCとを切り換え信号Dによりスイッチ109を切り換えることで選択的にCCDクロックドライバ108に供給することでCCDイメージセンサ101を駆動する。



1

2

【特許請求の範囲】

【請求項1】 第1の周波数を基準にしてイメージセンサの駆動パルスを形成する第1のパルス形成手段と、前記第1の周波数とは異なる第2の周波数を基準にして前記イメージセンサの駆動パルスを形成する第2のパルス形成手段と、

前記第1及び第2のパルス形成手段において形成される駆動パルスを選択的に前記イメージセンサに供給するための切換手段と、を有することを特徴とするイメージセンサ駆動回路。

【請求項2】 前記請求項1において、前記イメージセンサはCCDであることを特徴とするイメージセンサ駆動回路。

【請求項3】 第1のクロックを発生する第1のクロック発生手段と、

前記第1のクロックとは異なる周波数を有する第2のクロックを発生する第2のクロック発生手段と、

前記第1及び第2のクロックの一方を選択する選択手段と、

前記選択手段において選択されたクロックを基準にイメージセンサの駆動パルスを形成するパルス形成手段と、を有することを特徴とするイメージセンサ駆動回路。

【請求項4】 前記請求項3において、前記イメージセンサはCCDであることを特徴とするイメージセンサ駆動回路。

【請求項5】 入力される信号に応じて発生するクロック周波数が変化するクロック発生手段と、

前記クロック発生手段に第1の信号を供給する第1の信号供給手段と、

前記クロック発生手段に第2の信号を供給する第2の信号供給手段と、

前記第1及び第2の信号を選択的に前記クロック発生手段に供給する切換手段と、

前記切換手段より供給されるクロックを基準にイメージセンサの駆動パルスを形成するパルス形成手段と、を有することを特徴とするイメージセンサ駆動回路。

【請求項6】 前記請求項5において、前記イメージセンサはCCDであることを特徴とするイメージセンサ駆動回路。

【請求項7】 前記請求項5または6において、前記クロック発生手段は電圧制御発振回路であることを特徴とするイメージセンサ駆動回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、画像読取装置にて使用されるイメージセンサ駆動回路に関するものである。

【0002】

【従来の技術】 従来より画像読取装置として、図7に示す構成のものがある。

【0003】 図7にて、301は原稿、302は原稿台

ガラス、306は照明光源、307は照明用反射ガサ、308～310は原稿からの反射光を一次元CCDイメージセンサ101に導くためのミラー、305は結像用レンズである。光学系303および304は、それぞれ速度 v 、および $v/2$ で図示する矢印方向へ動くことで2次元画像を読み取ることができる。

【0004】 ここで、一次元CCDイメージセンサ101は、通常R、G、Bのカラーフィルタをもつ受光部を有しているが、R、G、B各受光部の間隔があるため、R、G、B同一の画像を同時に読取る事ができない。このため、読み取った画像データは、図示しないメモリ手段（遅延手段を含む）により読取り位置のズラシ調整が必要となる。この際必要となるメモリ量（遅延素子量）は、CCDイメージセンサ101のR、G、B各受光部の間隔が大きい程たくさん必要であり、逆にCCDイメージセンサ101のR、G、B各受光部の間隔が小さい程、メモリ量（あるいは遅延素子量）を節約できる事になる。

【0005】 このような目的で、R、G、Bの画素間隔を狭くしたCCDイメージセンサとして、例えば図8に示す構成のものがある。

【0006】 図8において、201～203はそれぞれR、G、Bの受光部、204～209はCCD転送部、210～215はR、G、Bの出力アンプである。また、CCD転送部は、R、G、Bともに偶数画素と奇数画素に分離して転送する構成となっている。

【0007】 図8に示す構造のCCDイメージセンサは、R、G、B受光部にCCD転送部が存在しないため、G-R間隔、R-B間隔を狭くする事が可能であるが、R受光部で発生した電荷をCCD転送部へ移動（シフト）させる際、B受光部を経由する必要があるため、その際にR電荷にB受光部で発生した電荷が混入し、いわゆる混色が発生するという欠点を有している。

【0008】 次に図9に、従来のCCD駆動および信号読み取り回路の構成を示す（ここでは簡略化のため、R、G、Bは各1chで読み出す構成で示す。）。

【0009】 図9において、101はCCDイメージセンサ、102～104はアンプ、105～107はA/D変換器、108はCCDクロックドライバ、401はCCD駆動パルスを発生するパルス発生回路、402はパルス発生回路で使用するクロック周波数で発振する水晶振動子である。また、パルス発生回路401は同期信号（Sync）およびA/D変換器出力のR、G、Bデータレートに同期したVckを出力する。

【0010】 また、図10にはSyncおよびCCDイメージセンサ駆動パルスのタイミングチャートを図示する。図10に示すようにCCDイメージセンサの駆動は、CCD転送部から電荷を読み出すための駆動期間aと、受光部で発生蓄積した電荷をCCD転送部へシフトする期間bにわかれている。

【0011】

【発明が解決しようとする課題】図9において、水晶振動子402の発振周波数 f_0 は、一般にCCD転送部での電荷読み出しを所定のスピードで実施するためのCCD駆動パルスを発生させるために必要となる周波数に一致させて決められる。したがって、図9の構成の場合、受光部からCCD転送部への電荷シフトのためのCCD駆動パルスも前記 f_0 のクロック周波数から作られることになる。

【0012】一方、前述の混色の影響は、受光部からCCD転送部へのシフト期間(図10b)が短いほど小さくなるが、あまり短いと電荷シフトが不完全になり、電荷残りが発生する。従ってシフトに要する時間および各駆動パルスタイミングとしてはおのずと最適なものが存在する。

【0013】しかし前記の如く、図9の構成では、CCD転送部からの電荷読み出しを、所定のスピードで行う必要があることから、周波数 f_0 が決められる。このため、受光部からCCD転送部への電荷シフト動作のための最適な周波数とはなっておらず、電荷シフト残り、あるいは混色のいずれかが発生し、画質を悪化させていた。

【0014】

【課題を解決するための手段】本発明は、上記問題点を解決するためのなされたものであり、請求項1に記載の発明では、イメージセンサ駆動回路において、第1の周波数を基準にしてイメージセンサの駆動パルスを形成する第1のパルス形成手段と、前記第1の周波数とは異なる第2の周波数を基準にして前記イメージセンサの駆動パルスを形成する第2のパルス形成手段と、前記第1及び第2のパルス形成手段において形成される駆動パルスを選択的に前記イメージセンサに供給するための切換手段とを有することを特徴とするものである。

【0015】また、請求項3に記載の発明では、第1のクロックを発生する第1のクロック発生手段と、前記第1のクロックとは異なる周波数を有する第2のクロックを発生する第2のクロック発生手段と、前記第1及び第2のクロックの一方を選択する選択手段と、前記選択手段において選択されたクロックを基準にイメージセンサの駆動パルスを形成するパルス形成手段とを有することを特徴とするものである。

【0016】またさらに、請求項5に記載の発明では、入力される信号に応じて発生するクロック周波数が変化するクロック発生手段と、前記クロック発生手段に第1の信号を供給する第1の信号供給手段と、前記クロック発生手段に第2の信号を供給する第2の信号供給手段と、前記第1及び第2の信号を選択的に前記クロック発生手段に供給する切換手段と、前記切換手段より供給されるクロックを基準にイメージセンサの駆動パルスを形成するパルス形成手段とを有することを特徴とするもの

である。

【0017】

【実施例】

《実施例1》図1には、本発明実施例1のイメージセンサ駆動回路の構成ブロック図を示す。

【0018】図1において、101はCCDイメージセンサ、102~104はアンプ、105~107はA/D変換器である。110、112はそれぞれ第1及び第2のパルス形成手段としての第1及び第2のパルス発生回路であり、第1のパルス発生回路110には周波数 f_1 の水晶振動子113が第2のパルス発生回路112には周波数 f_2 の水晶振動子114が接続されている。109はCCD駆動パルスを切り換えるための切換手段としてのスイッチ、108はCCDクロック・ドライバである。

【0019】周波数 f_1 で動作する第1のパルス発生回路110は、CCD転送部を駆動するためのパルスを発生させる。またA/D変換後のビデオ・データを取扱うために必要となる同期信号Sync、およびビデオ・クロックVckを発生する。

【0020】周波数 f_2 で動作する第2のパルス発生回路112は、受光部からCCD転送部への電荷シフトのための駆動パルスを発生する。

【0021】第1及び第2のパルス発生回路110、112からの出力パルスを、スイッチ109で切換えて、CCDイメージ・センサに供給することで、従来の様にシフト残りおよび混色に対して常に最適な駆動パルス発生が可能となる。

【0022】図2には、図1に対するタイミング・チャートを示す。

【0023】図2において、Aは第1のパルス発生回路110から出力されるCCD転送読み出しのための駆動パルス群であり、Sync発生位置から発生開始され、所定画素のCCD転送読み出しが終了した時点で第1のパルス発生回路110はパルスBを第2のパルス発生回路112に対して出力する。

【0024】第2のパルス発生回路112は、このパルスBを受け、シフトパルス群Cを出力する。また第1のパルス発生回路110はスイッチ109の切換え信号としてパルスDを出力する。スイッチ109はパルスDがHの時パルス群Aを選択し、Lの時、パルス群Cを選択する。

【0025】以上の様に構成することでCCD読み出し期間と、電荷シフト期間で、それぞれの期間に最適なタイミングのCCDイメージセンサ駆動パルスを発生する事ができるため、特に電荷シフト残り、混色に対し最も好ましいセンサ駆動が可能となる。

【0026】《実施例2》図3には、本発明の実施例2のイメージセンサ駆動回路の構成ブロック図である。

【0027】図3において、101はCCDイメージセ

5

ンサ、102~104はアンプ、105~107はA/D変換器、108はCCDクロックドライバである。703はCCD駆動パルスを発生するパルス形成手段としてのパルス発生回路であるが、入力される基準クロックは、周波数 f_1 のクロックを発生する第1のクロック発生手段としての第1のクロック発生回路701の出力CK1と、周波数 f_2 のクロックを発生する第2のクロック発生手段としての第2のクロック発生回路702の出力CK2が、AND素子705、706、OR素子707で構成される選択手段としてのセレクト部で切換えられて、入力される。

【0028】このクロック切換信号自体もパルス発生回路703より出力されるが、CK1、CK2は周波数が異っているため、セレクト部705~707でセレクト時にグリッジが発生しない様に、切換制御部704でタイミング調整される。SEL1、SEL2は、このタイミング調整後のセレクト信号で、それぞれAND素子705、706の入力となる。

【0029】切換制御部704の構成を図4に示し、以下その動作を図5のタイミングチャートを用いて説明する。図3に示した第1及び第2のクロック発生回路から出力されたクロックCK1、CK2はそれぞれインバータ804、805に入力され、反転される。また、切換制御部704より出力されたクロック切換信号と、インバータ804の出力信号がDフリップフロップ801に入力される。Dフリップフロップ801からはパルス8aが出力される。出力されたパルス8aと、インバータ805の出力信号がDフリップフロップ802に入力され、パルス8bが出力される。また、インバータ804の出力信号と、パルス8bがDフリップフロップ803に入力されパルス8cが出力される。そしてパルス8bは、SEL1として出力される。また、パルス8aと8cは、NAND回路806に入力され、SEL2が出力される。SEL1はCK1を抽出し、SEL2はCK2を抽出するためのパルスであり図3のAND素子705の出力は7a、AND素子706の出力は7bの如くなる。OR素子707の出力は7cのようになる。結果として、CK1、CK2の切換をグリッジの発生なく行っている。

【0030】この様な切換えをHSYNC発生時と、CCD転送終了時に行うことで複数のパルス発生回路を設けることなく実施例1と同じ効果を得る事ができる。

【0031】《実施例3》図6には、本発明の実施例3の構成ブロック図を示す。

【0032】図6において、101はCCDイメージセンサ、102~104はアンプ、105~107はA/D変換器、108はCCDクロックドライバ、1001は入力クロックCKを基準にCCDイメージセンサ駆動パルスを発生するパルス形成手段としてのパルス発生回路である。1002は、1001へ供給するクロックC

6

Kを発生するクロック発生手段としてのVCO（電圧制御発振回路）あるいはVCXO（電圧制御水晶発振回路）であり入力される制御電圧に応じて出力クロックの周波数が可変である。

【0033】1003、1004はそれぞれ電圧Vref1、Vref2の基準電圧を供給する第1及び第2の信号供給手段としての基準電圧源で切換手段としてのスイッチ1005で切換えられる。切換え信号は、パルス発生回路1001から出力されるが、前記例の如くSYNC発生時とCCD転送読み出し終了時でVref1とVref2の切換えを行う事で、CCD転送読み出し期間はVref1に対応した周波数 f_1 のクロックを、また電荷シフト期間はVref2に対応した周波数 f_2 のクロックを、CCD駆動パルス発生手段の基準として使用できる。

【0034】このように簡単な構成で、実施例1、2と同様の効果を得ることができる。

【0035】

【発明の効果】以上説明したように本発明の請求項1に記載の発明では、イメージセンサ駆動回路において、第1の周波数を基準にしてイメージセンサの駆動パルスを形成する第1のパルス形成手段と、前記第1の周波数とは異なる第2の周波数を基準にして前記イメージセンサの駆動パルスを形成する第2のパルス形成手段と、前記第1及び第2のパルス形成手段において形成される駆動パルスを選択的に前記イメージセンサに供給するための切換手段とを有する構成とした。このように構成することで、最適なタイミングのイメージセンサの駆動パルスを形成することができるようになり、高画質な読み取りが可能となった。

【0036】さらに請求項2に記載の発明では、前記請求項1に記載の発明をCCDの駆動回路に適用したものである。そして、上記の効果に加えて、電荷シフト残りや混色の発生を防止することができるようになった。

【0037】また、請求項3に記載の発明では、イメージセンサ駆動回路において、第1のクロックを発生する第1のクロック発生手段と、前記第1のクロックとは異なる周波数を有する第2のクロックを発生する第2のクロック発生手段と、前記第1及び第2のクロックの一方を選択する選択手段と、前記選択手段において選択されたクロックを基準にイメージセンサの駆動パルスを形成するパルス形成手段とを有する構成とした。このように構成することで、最適なタイミングのイメージセンサの駆動パルスを形成することができるようになり、高画質な読み取りが可能となった。

【0038】請求項4に記載の発明では、前記請求項3に記載の発明をCCDの駆動回路に適用したものである。そして、上記の効果に加えて、電荷シフト残りや混色の発生を防止することができるようになった。

【0039】さらに請求項5に記載の発明では、イメー

7


ジセンサ駆動回路において、入力される信号に応じて発生するクロック周波数が変化するクロック発生手段と、前記クロック発生手段に第1の信号を供給する第1の信号供給手段と、前記クロック発生手段に第2の信号を供給する第2の信号供給手段と、前記第1及び第2の信号を選択的に前記クロック発生手段に供給する切換手段と、前記切換手段より供給されるクロックを基準にイメージセンサの駆動パルス形成するパルス形成手段とを有する構成とした。このように構成することで、最適なタイミングのイメージセンサの駆動パルスを形成することができるようになり、高画質な読み取りが可能となった。

【0040】請求項6に記載の発明では、前記請求項5に記載の発明をCCDの駆動回路に適用したものである。そして、上記の効果に加えて、電荷シフト残や混色の発生を防止することができるようになった。


【0041】また、請求項7に記載の発明では、前記請求項5または6に記載の発明において、前記クロック発生手段は電圧制御発振回路であるような構成とした。そして、電圧を与えるだけで必要な周波数を有するクロックを発生することができるようになった。

【図面の簡単な説明】

【図1】



【図4】



8

【図1】 本発明実施例1の構成ブロック図である。

【図2】 本発明実施例1のタイミングチャートである。

【図3】 本発明実施例2の構成ブロック図である。

【図4】 本発明実施例2の切換制御部の構成図である。

【図5】 本発明実施例2のタイミングチャートである。

【図6】 本発明実施例3の構成ブロック図である。

【図7】 従来の画像読取装置の構成概略図である。

【図8】 従来のCCDイメージセンサの構成概略図である。


【図9】 従来のCCDイメージセンサの駆動回路図である。

【図10】 従来のタイミングチャートである。


【符号の説明】

- 110 第1のパルス発生回路
- 112 第2のパルス発生回路
- 701 第1のクロック発生回路
- 702 第2のクロック発生回路
- 703 パルス発生回路
- 704 切換制御部
- 1001 パルス発生回路
- 1002 VCO


【図2】




【図7】




【図3】




【図6】




【図9】



【図5】



【図8】



【図10】

